当前位置:首页 > 心得体会 > 正文

个人实训心得体会个人心得体会3篇(2023年)

发布时间: 2023-04-19 10:05:06 来源:网友投稿

个人实训心得体会个人心得体会1  为期一个月紧张而又难忘的测量实习生活已经结束了,下个星期又要开始正常上课了,刚明白要实习的时候不大喜欢,但经历了这么多以后,却觉得真的很充实,很有好处。  实践是检下面是小编为大家整理的个人实训心得体会个人心得体会3篇(2023年),供大家参考。

个人实训心得体会个人心得体会3篇(2023年)

个人实训心得体会个人心得体会1

  为期一个月紧张而又难忘的测量实习生活已经结束了,下个星期又要开始正常上课了,刚明白要实习的时候不大喜欢,但经历了这么多以后,却觉得真的很充实,很有好处。

  实践是检验真理的标准。透过本次实习,巩固、扩大和加深我们从课堂上所学的理论知识,首先,我基本掌握了课堂所学的测量学知识,明白如何正确使用水准仪、经纬仪、全站仪测量距离、角度、高差等,还有学会了施工放样及地形图的绘制方法。既然是要测量就离不开实践。实践是对测量学知识的检验,只凭在课堂上的听,我并没有掌握很多具体知识,尤其是对仪器的使用更是一塌糊涂。当第一天开始测量的时候,我的心里还一阵的发愁:该如何把任务进行下去。当动手的时候,发现其实并不难,听别人一说或者翻阅一下课本,然后自己动手操作一遍,就基本掌握了方法。要想提高效率和测量精度,还要经常练习,这样才能做到举一反三。这些知识是十分重要、十分基础的知识。从而积累了许多经验,使我学到了很多实践知识。

  团结就是力量,纪律才是保证。一次测量实习要完整的做完,单靠一个人的力量和构思是远远不够的,只有小组的合作和团结才能让实习快速而高效的完成。这次测量实习培养了我们小组的分工协作的潜力,增进了同学之间的感情。我们完成这次实习的原则也是让每个组员都学到知识而且会实际操作,而不是抢时间,赶进度,草草了事收工。所以,我们每个组员都分别独立的观察,记录每一站,并准确进行计算。做到步步有“检核”,这样做不但能够防止误差的积累,及时发现错误,更能够提高测量的效率。我们怀着严谨的态度,错了就返工,决不马虎。直至贴合测量要求为止。我们深知搞工程这一行,需要的就是细心,做事严谨。

  经过每个组员的团结工作,我们完成了侧图的工作,看到我们画好的图纸大家都兴奋不已。在我们组的同学交流测量中的经验时,大家感觉收获都很多,有的说仪器的展点很重要关系到误差的大小,有的说水准测量中点不能架设的太远,等等吧。想想大家每一天早七点多就起床背上仪器去测量,算出误差大的大家一齐讨论和修改,并重新测量。有了团结的力量我们还是干的很有劲的。我也从别人那里学到了以前不是太清楚的东西,比如数据的处理、水*角的观测以及一些作图的疑问都在测量中得到了答案。

  测量实习,让我学到了很多实实在在的东西,对以前零零碎碎学的测量知识有了综合应用的机会,控制测量和地形图测绘过程有了一个良好的了解。学会了地形图的绘制等在课堂上无法做到的东西以及更熟练的使用水准仪,经纬仪等测量仪器与工具。很好的巩固了理论教学知识,提高实际操作潜力,同时也拓展了与同学之间的交际合作的潜力。当然其中不乏老师的教诲和同学的帮忙。当我们每个组都基本画好图后,老师每个组的检查,出现问题就让我们及时改正。其实想想每一天校园中那些测量的我们也算是一道不错的风景。还记得晚上七点多了,因为一个站点的错误我们不得不重新测量,忙了半天大家连晚饭都没来得及吃。总之,两周中我们也体会了不少酸甜苦辣,有的测量很顺利甚至零误差,有时测量处处碰壁,但也算过去了,完成了测量还是很高兴的。虽然测量中大家也有懒的时候不想测了。

  我很珍惜学校为我们安排实习这理论与现实连接的重要环节,谢谢学校在为促进学生实践潜力所安排的这段实习,同时多谢几位教师仔细耐心的指导,我们有如此的成绩首先要谢谢我们的指导老师,我将永远珍惜这段经历。同时这段实习生活也是我一生中最值得难忘的。

个人实训心得体会个人心得体会2

  时光飞逝,转眼间,为期一周的实训渐渐地步入尾声。通过本次设计,学习了FPGA的知识,对FPGA的应用有了一定的认识。在学习了Verilong语言的基础上,能够运用verilong语言进行基础的电路设计;运用自顶向下的设计思想,对电子钟各个功能模块进行分解设计;进行仿真验证了整个模块功能的正确性;将各个模块连接,组成一个系统,并在不断调试中发现问题,并及时解决。在实验板上形成计时器的完整作品。

  实训第一天,本次实训的指导老师详细的给我们介绍了实训的整个流程,重点讲解了设计要求和设计模块两大部分。我们设计整个电路包括三大部分:分频、计时、显示。基于FPGA的电子钟应该能够正确显示时钟、分钟、秒钟。分频模块是对50MHZ的系统时钟信号进行分频,得到频率为1000Hz的信号,作为七段数码的扫描频率,在分频为1Hz,作为秒脉冲输入信号。计时部分包括时、分、秒的计时,分别类似于模12、模60、模60计数器。输入变量:时钟clk,直接清零reset。显示部分采用动态扫描方式,每隔1ms选择一个数码管显示,由于扫描频率较高,可以避免闪烁效果。此次设计模块主要由分频器、走时模块和显示模块组成。完成以上设计,再用Modelsim对编写的程序进行仿真调试,仿真无误,最后用Quartus II将设计的程序下载到红芯开发板上进行在线调试,正确显示时分秒。

  在此次实训的过程中我也有过挫折有不太清楚明了的地方,但是我并没有气馁,遇到困难我总是先自己寻找失败的原因,仔细的检查分析,请教同学、请教老师。在这一过程中我对FPGA的掌握有了更进一步的见解,我和我的组员们分工合作,各自完成自己的模块,大家相互学习,相互提高。我相信以后在学习上多加强这方面知识,定能成为一个合格的编程技术员。

  实训中,我学到了很多东西,首先我通过听老师讲述、查阅书本、网络等多种渠道学习了FPGA的知识。在学习的过程中,我既体会到了学习的乐趣,又提高了合作能力,还懂得了对于我们在做事过程中发现的问题要冷静的思考,不要盲目的进行。在这次设计过程中所得到的体会,在过去是没有过的,在书本中是也是无法找到的。我以后将更努力的学习这方面的知识。

  在学习FPGA的整个过程中,我建立起对FPGA学习的兴趣,遇到困难时要勇于面对它,并想办法解决。在整个电路设计中,我对寄分频器、计数器、LED七段数码管显示器、Modelsim等设计模块和软件有了更进一步的认识和掌握,拓宽了自己的知识面,锻炼了自己的动手能力,增加实践经验。途经困难参考成功者的经验,拓宽自己的视野,通过与同学、老师的交流,使自己在短短一周的实训中受益匪浅。

  通过一周的实训学习,我收获颇多,我在不断钻研中了解了一些可编程逻辑器件的特点:FPGA提供了最高的逻辑密度、最丰富的特性和最高的性能。我了解到了它的基本使用方法,学会了练习导入或者编辑一些简单的程序,并能通过仿真软件进行仿真。同时我通过学习FPGA慢慢形成了硬件设计思想,虽然对于Verilog语言不是很懂,我相信我以后会慢慢熟悉的。对于我这个初学者,一定要多动手,多练习,多仿真。总之,FPGA给我带来的思想上的提升是难以言语的。我决心以后要好好学习。

  最后,我想说的是:“我们收获到很多珍贵的知识,而这与老师的辛勤是离不开的,看着围在他身边的那一圈圈的同学,他也总会耐心的为我们讲解,直到我们听懂为止。所以我要特别感谢我们的老师!老师,您辛苦了!”

版权所有:博古范文网 2012-2024 未经授权禁止复制或建立镜像[博古范文网]所有资源完全免费共享

Powered by 博古范文网 © All Rights Reserved.。浙ICP备12018771号-1