当前位置:首页 > 专题范文 > 公文范文 > 正文

基于FPGA的超声波电源数字锁相环电路设计

发布时间: 2022-11-02 17:10:05 来源:网友投稿

摘 要:针对超声波电源的负载存在频率漂移这一特性,阐述了一种基于FPGA的数字锁相环频率自动跟踪系统的设计原理及方法。利用XILINX公司生产的SPARTAN-3 FPGA控制芯片对各模块进行了软件仿真,并且把各模块整合到超声波电源系统中进行了实验验证。实验结果表明,该超声波电源具有电路简单、频率跟踪性能好等特点。

关键词:FPGA;数字锁相环;频率跟踪;超声波电源

超声波电源在实际工作过程中,会因温度变化、负载变化、工具磨损等因素,使负载的固有频率发生变化。为了提高工作效率,应使使超声波电源工作在谐振状态,即超声波电源的输出频率能够跟负载固有频率一致。在传统的实现方案中,主要采用CD4046、74HC4046等集成芯片构成的模拟电路对负载电流进行频率跟踪。但是,这些芯片,存在着频率跟踪范围窄、可靠性差、功耗较大、集成度低、控制不够灵活,通用性不强等问题。

用数字化控制代替模拟控制,能消除温漂,有利于参数整定和参数调节,通过软件程序的改变,方便地调整控制方案,同时可减少元器件数目、简化硬件结构。此外还可实行运行数据的自动储存和故障自动诊断,有利于实现电力电子装置运行的智能化。

本文采用了一种基于FPGA的数字锁相环的实现方法,来对超声波电源进行频率跟踪。

1 数字锁相环(DPLL)原理

所谓数字锁相环路(DPLL)就是环路部件全部数字化,采用数字鉴相器(DPD)、数字环路滤波器(DLF)、数控振荡器(DCO)构成的锁相环路,它比较输入信号和振荡器输出信号之间的相位差,从而产生误差控制信号来调整振荡器的频率,以达到与输入信号同频同相。

2 数字锁相环的实现

在FPGA器件内实现全数字锁相环用途极广,可以基于FPGA器件把全数字锁相环路作为一个功能模块嵌入FPGA器件中构成片内锁相环。本文设计的锁相电路,能够使锁相环快速进入锁定状态,在最短时间内正常工作并且提高输出频率的质量。

全数字锁相环路的结构框图如图4所示。其中数字鉴相器由异或门构成,数控振荡器由加/减脉冲控制器和除N计数器组成。可逆计数器和加/减脉冲控制器的时钟频率分别为Mfc和2Nfc。这里fc是环路的中心频率,一般情况下M=2N,且M和N为2的整数幂。

2.1 鉴相器的设计

异或门鉴相器用于比较输入信号中u1的相位φ1与数控振荡器输出信号u2的相位φ21差,其输出信号ud的相位φe,作为可逆计数器的计数方向控制信号。当中 为低电平时(φ1和φ2有同极性时),可逆计数器作/加计数;反之,当φe为高电平时,可逆计数器作减计数。

2.2 数字环路滤波器的设计

数字环路滤波器是由变模可逆计数器构成的,该计数器设计为一个17位可编程(可变模数)可逆计数器,计数范围由外部置数DCBA控制。假设系统工作无相位差,由锁相环原理知,φ1和φ2的相位差为0,异或门鉴相器输出是一个对称的方波,因此可逆计数器在相同的时间间隔内进行加或减计数,只要K足够大,那么从零开始的计数就不会溢出或不够。进位和借位脉冲可用来控制加/减脉冲控制器,使得其输出的脉冲数根据进位和借位来加上或者减去一些脉冲。实际上也就改变了加/减脉冲控制器的输出频率。

K模可逆计数器的输出表达式为:

2.3 数控振荡器的设计

数控振荡器由加/减脉冲控制器和除N计数器组成的。加减电路的输出表达式为

加/减脉冲控制器其实是一个增量/减量计数器。它和环路滤波器连用,如果在环路滤波器无进位或借位的时候,加/减脉冲控制器对时钟2Nfc进行二分频。当加/减脉冲控制的输入端输入一个进位脉冲时,输出脉冲中通过该计数器内部加上一个时钟脉冲;反之,当加/减脉冲控制的输入端输入一个借位脉冲时,输出脉冲中就减去一个时钟脉冲。因此通过借位和进位脉冲可以使输出频率得到改变,输出频率能被进位和借位脉冲的最高频率控制在一个给定的范围内。

2.4 仿真结果与分析

把以上各模块整合成一个系统即本系统的全数字锁相环电路。取K=16,在(0~100us)时间段内进行仿真。clk信号频率为l0MHz,(c1k即2Nfc);取u1信号频率为50KHz

当锁相环输入信号u1,频率发生变化时锁相环输出信号u2在几个信号周期内即可实现对u1的跟踪锁定。

锁相环当中的鉴相器与数控振荡器选定后,锁相环的性能很大程度依赖于数字环路滤波器的参数设置。环路滤波器采用了K模计数器。其功能就是对相位误差序列计数即滤波,并输出相应的进位脉冲或是借位脉冲,来调整数控振荡器输出信号的相位(或频率),从而实现相位控制和锁定。K模计数器作为滤波器有效地滤除了噪声对环路的干扰作用。

模K愈大,环路进入锁定状态的时间越长,K取得过大,对抑制噪声减少相位抖动有利,但是同时又加大了环路进入锁定状态的时间。反之,K取得过小,可以加速环路的锁定,而对噪声的抑制能力却随之降低。所以在此选取K=16。当输入信号频率在100KHz~l0KHz之间调节时,均可实现相位的锁定。

3 实验结果与结论

在此以3KW/25KHZ的超声波电源为实验对象。图2是频率跟踪后稳态的输出电压和电流波形。从图中可以看出频率跟踪后超声波电源工作在接近谐振状态,电压和电流的相位几乎同步,达到了很好的跟踪效果。结果表明用FPGA器件实现的数字锁相电路在超声波电源的应用中具有良好的表现。

[参考文献]

[1]黄洪彬.基于FPGA的超声波电源频率自动跟踪系统设计[J].[电加工与模具].2013.3.

[2]王鸿麟,景占荣.通信基础电源[M].西安:西安电子科技大学出版社.2001.

[3]湖春华.数字锁相环路原理与应用[M].上海:上海科学技术出版社.1990.

[4]马庆强.基于可编程器件的高频感应加热电源的研究[D]:[硕士学位论文].济南:山东大学.2006.

最新文章

版权所有:博古范文网 2012-2024 未经授权禁止复制或建立镜像[博古范文网]所有资源完全免费共享

Powered by 博古范文网 © All Rights Reserved.。浙ICP备12018771号-1