【摘要】本文设计实现了基于集成锁相芯片HMC703的C波段宽带频率合成器，对主要性能指标进行了理论分析，并给出了实际测试结果。
【关键词】频率合成；锁相环；HMC703
1.引言
频率合成在信号发生和测试中起着至关重要的作用，直接决定了整机和系统的性能指标。通信和测试技术的发展，对频率合成在频率范围、频谱质量、体积等方面提出了更高的要求。
频率合成根据基本原理分为直接模拟合成、间接合成即锁相环频率合成（PLL）与直接数字合成（DDS）。其中，锁相环技术通过相对简单的电路结构，就可以实现更加全面的频谱质量及更大的频率范围，成为频率合成中的主流。为了进一步提高锁相环电路在频谱的相位噪声、频率分辨率等方面的指标，直接模拟合成技术与直接数字合成技术被引入锁相环电路中。但与此同时，电路结构更加复杂，经济性和稳定性降低，在对电路体积、成本与稳定性要求较高的应用场合，该复杂方案并不可行。随着集成锁相芯片的发展，采用集成锁相芯片的锁相环电路在频谱相位噪声、频率分辨率、频率范围方面有了明显的提升，能够很好的满足上述要求。在本文中，基于集成锁相芯片HMC703，設计实现了C波段宽带低相噪频率合成器。
2.主要技术指标与电路设计
2.1 主要技术指标
2.2 设计电路与主要器件
其中，鉴相频率为25MHz，VCO型号为HMC586LC4B，
输出频率范围为4～8GHz。
a）频率合成器芯片
本设计中采用的频率合成芯片HMC703内部集成了整数分频器和24位的小数调制器，能够实现DC～8GHz的射频输入频率范围及高分辨率的小数频率输出。其内部还集成了鉴相器和电荷泵电路，最大鉴相频率100MHz，输出电荷泵电流最大能达到6mA，在小数分频模式下噪声基底达到了-230dBc/Hz。
b）环路滤波器设计
本设计中采用的VCO型号为HMC586LC4B，调谐电压范围为0～18V，超过了HMC703的电荷泵电路电压，因此环路滤波器采用有源环路滤波器。经过计算，鉴相频率25MHz，输出频率范围为4～8GHz时，锁相环带内相噪为-106dBc/Hz～-102dBc/Hz。这与HMC586LC4B自由振荡情况下，100kHz频偏处的相位噪声基本相同，因此选定有源环路滤波器的环路带宽为100kHz。通过环路滤波器设计软件Hittite PLL Design仿真
3.主要技术指标分析
3.1 相位噪声分析
在环路带宽内，锁相环路的相位噪声主要取决于鉴相器的噪声，包括1/f噪声和基底噪声。其中，靠近载波位置（频偏<1kHz）处，1/f噪声影响更大，远离载波位置处，则主要取决于基底噪声。在环路带宽外，锁相环路的相位噪声主要取决于VCO自身的噪声。在本设计中，环路带宽选定为100kHz，因此10kHz频偏处的相位噪声为带内相噪，可通过HMC703提供的1/f噪声系数与基底噪声系数对该频偏处的理论相位噪声作出精确计算。
计算公式如式1～式3所示：
PNflick=Flicker FOM+20log（fvco）-10log（foffset）
式1
PNfloor=Floor FOM+10log（fpd）+20log（fvco/fpd）
式2
PN=10log（10（PNflick/10）+10（PNfloor/10）） 式3
其中，Flicker FOM取-270dBc/Hz，Floor FOM取-227 dBc/Hz，fpd为25MHz。
当fvco为4GHz时，计算得到10kHz频偏处相位噪声为-108dBc/Hz。当fvco为8GHz时，计算得到10kHz频偏处相位噪声为-102dBc/Hz，满足设计要求。
3.2 杂散指标分析
在本设计中，HMC703工作在小数模式下。在该模式下，根据产生原理，可以将由HMC703产生的杂散分为两类，分别为整数边界杂散和尾数调制。在小数模式下，反馈输入信号频率fvco与参考信号频率fREF并不总是整数倍的关系。而由于芯片内部各单元电路的隔离度及供电电源隔离度的限制，反馈信号与参考信号的谐波会产生交调产物Δ，该交调产物会以距离fvco频偏Δ处的杂散形式反映到输出频谱上，称之为整数边界杂散。当fvco与N*fREF越相近，该杂散幅值越大。选用高PSRR的线性稳压器给HMC703的各路电源管脚供电能够改善该杂散幅值。同时，HMC703内部鉴相器的非线性特性也会恶化该杂散。当fvco与fREF的相位差很小时，在负反馈电路的作用下，fvco与fREF呈现出相位交替领先的现象，导致鉴相器的非线性恶化，杂散幅值变大。通过增加一个很小的电荷泵偏移电流，使fvco或fREF始终保持相位领先，可以解决该问题，从而改善杂散。推荐的电荷泵偏移电流Icp_offset计算公式如式4所示：
Icp_offset=（2.5*10-9+4TPS）*（fpd）*ICP 式4
其中：TPS为预分频器输入信号的周期；ICP为电荷泵电流。
同时，由于小数分频是通过周期性的改变整数分频比而得到的频率平均效果，在整数分频比改变过程中会出现分频输出信号的相位抖动，从而出现杂散信号，这种杂散信号称为尾数调制。HMC703通过Δ-Σ调制解决该问题。通过控制相应寄存器，能够选择HMC703内部Δ-Σ调制器的模式。其中，模式B能够支持更高的鉴相频率，从而改善对尾数调制的抑制，在本设计中采用模式B。
HMC703提供的整数边界杂散指标为优于-52dBc，输出频谱的杂散指标主要取决于该杂散，因此满足设计要求。
3.3 频率分辨率分析
HMC703内部集成了24位的小数调制器，理论频率分辨率为fpd/224。在本设计中，鉴相频率设置为25MHz，此时对应频率分辨率为1.5Hz，满足设计要求。
4.测试结果
5.结束语
本文设计实现了基于HMC703的C波段宽带低相噪频率合成器，并对主要指标进行了理论分析。经过实际测试验证，测试结果与理论分析比较吻合，并很好的满足了设计指标要求。本设计在保证指标要求的同时，有效降低了电路的复杂度，从而提高了电路的稳定性和经济性，非常适合现场测试等应用场合。
参考文献
[1]李立功，年夫顺等.现代电子测试技术（第二版）[M].北京：国防工业出版社，2008.
[2]白居宪.低噪声频率合成[M].西安：西安交通大学出版社，1994.
[3]Floyd M.Gardner，Phaselock Techniques（Third Edition），WILEY.
[4]Lance Lascari，“Accurate Phase Noise Prediction in PLL Synthesizers”，APPLIED MICROWAVE & WIRLESS，MAY 2000.
[5]Hittite Microwave Corporation，“HMC703LP4E Datasheet.V00.0311”，https：///content/d-ocuments/data_sheet/hmc703lp4e.pdf
